数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 121 122 123 124125126 127 128 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] FPGA开发时的问题 - [已解决]	kangliyu 2021-11-23	72844	kangliyu 2021-11-25 13:44
[求助] 关于编译时总报10839错误的问题.	xvb13135 2019-8-2	86450	nannan666 2021-11-24 22:26
[原创] FPGA Tools Synthesis QoR Benchmark 精华3 ...2 3 4	Timme 2013-6-22	3629246	keepfaith4ever 2021-11-24 11:17
[求助] 时序电路的敏感信号不知道到底最多应该可以写几个，才能综合成电路？ ...2	wangmeng_sail 2021-11-18	144365	cfly_chang 2021-11-24 09:19
[原创] CMOS 比较器学习总结 ...2	wkp1992101 2019-5-21	146914	greener 2021-11-23 23:36
[求助] 求助：ISE14.7 如何查看报告中的等效门电路	luxifaweifeng 2015-12-23	56334	adoniswoo 2021-11-23 19:20
[求助] 反标问题： encounter 导出的setload setres sdf spef spf 的用途和区别	hua2011sz 2011-12-6	57366	IC未入门的小波 2021-11-23 19:09
[求助] 请问DC综合的乘法器是什么类型的？有必要再用verilog专门写一个乘法器吗？ ...2	wangxuede220 2010-10-19	1713488	用户年轻化 2021-11-23 17:15
[求助] verilog代码问题	小花321 2021-11-23	62549	smarthb 2021-11-23 15:46
[求助] 求v-tcam_ts40gtcam111hsetss	stevenchung 2021-11-22	12012	stevenchung 2021-11-23 15:21
[求助] verilog if(en)和if(en==1'b1)有区别吗？综合的电路都是一样的吗？	a7565169 2021-11-16	62662	qq1035963065 2021-11-23 11:45
[统计] 为何数字后端需求这么大？详细的划分岗位实在是多	wang19871001 2021-11-23	03191	wang19871001 2021-11-23 11:36
[求助] 前端做综合的时候set_clock_transition设定问题	xbllzf 2021-11-23	01687	xbllzf 2021-11-23 11:06
[求助] altera fifo异常问题	fascinate_lyd 2021-11-22	11770	smarthb 2021-11-23 10:04
[转贴] 求教关于一段式uart rx部分的代码	sktwo 2021-11-19	12319	zzj0329 2021-11-22 17:36
[求助] 这样写Vivado会综合成BlockMemory吗	PayPal 2021-11-11	63280	PayPal 2021-11-22 17:15
[求助] 如何将CPU执行的代码快速下载到片内SRAM中？ - [已解决]	chensiheng 2021-11-17	42636	chensiheng 2021-11-21 19:40
[资料] PCIE3.0 协议英文版 ...2 3	Ground_lan 2016-8-29	2911786	oushuyun 2021-11-21 14:30
[求助] vmware上装vcs2008.09跑仿真出现问题	chibijia 2010-4-17	57223	拾西 2021-11-21 11:04
[求助] 电荷泵问题	余厌 2021-11-19	42772	Augustus98 2021-11-20 10:29
[原创] ZYNQ的AXI_HP的问题 - [悬赏 10 信元资产]	kangliyu 2021-11-12	22514	kangliyu 2021-11-19 11:30
[求助] 数字滤波器Verilog代码 ...2	236829635 2013-12-3	129042	smarthb 2021-11-19 10:07
[招聘] 居家办公芯片行业兼职讲师费用可谈	wang19871001 2021-11-15	62638	wang19871001 2021-11-19 09:42
[求助] offer选择困难，求大佬们指点迷津 ...2	ydb 2021-11-17	126346	cfly_chang 2021-11-18 21:41
[求助] DC插电平转换单元问题 - [悬赏 100 信元资产]	Roysunal 2021-11-18	12410	Roysunal 2021-11-18 21:40
[求助] 求助,赛灵思zynq开发套件里自带的cd里都是些什么文件	sktwo 2021-11-18	01650	sktwo 2021-11-18 18:59
[求助] 请教一下购买xilinxIP核的流程	qqiummo 2015-10-26	86686	lxtx603 2021-11-18 13:41
[求助] 问问大家关于ISE的时序分析报告问题	yaw2009 2016-10-5	54252	lynnzhangcd 2021-11-18 13:12
[求助] 单片FPGA可带多少内存	qiuranke 2021-11-17	22644	smarthb 2021-11-18 09:38
[求助] 使用HLS在图像中添加矩形框，latency几乎是interval的两倍，如何解决	舍行 2021-11-18	02122	舍行 2021-11-18 09:01
[求助] Cadence AMS 仿真调用xrun	yuanyuan94587 2021-4-2	95011	zzj0329 2021-11-17 15:58
[求助] verilog中for循环中是不是不能模块实例化？ ...2 3	apolloooooo 2011-4-20	2616413	smarthb 2021-11-17 10:56
[求助] 关于analyze和elaborate	Veriart 2015-7-2	57456	smarthb 2021-11-16 14:07
[求助] FPGA中IO约束skew	fttftt1426 2019-5-13	83359	smarthb 2021-11-16 09:22
[转贴] 转一篇Systemverilog的一个牛人总结 ...2 3 4 5 6	logue 2013-9-16	5534948	cdting 2021-11-16 01:58

1 ... 121 122 123 124125126 127 128 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块