数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 120 121 122 123124125 126 127 ... 891 / 891 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] cadence预编译问题	Top_Zhang 2021-11-23	22640	Top_Zhang 2021-12-7 10:04
[解决] 我的calibre有license求助！	RCuser 2021-12-3	43089	kk2009 2021-12-7 06:50
[求助] vivado仿真问题current time:0fs	569812499 2021-6-16	34778	zhaoyang5418 2021-12-7 02:56
[讨论] AHBtoAXI	Liang_Xiaoqian 2021-11-26	13288	loglong 2021-12-6 23:49
[求助] 仿真VCO的KVCO增益曲线，使用pss仿真出现以下ERROR，不知道如何解决 ...2	zj_e2top 2021-12-6	114310	keji123 2021-12-6 18:06
[求助] 异步FIFO中异步时钟信号概念的理解	come_on_sn 2021-12-2	62400	come_on_sn 2021-12-6 10:46
[求助] verilog代码设计 ...2	小花321 2021-12-1	124728	student2010 2021-12-6 10:31
[求助] JTAG更新BRAM，axi地址有问题	fengbohan1 2021-12-2	83447	smarthb 2021-12-6 10:13
[求助] DC综合的问题 ...2	小望怕水 2013-9-17	1013745	拾西 2021-12-5 15:53
[原创] Xilinx FPGA的CCLK时钟频率	innovation 2021-11-30	74180	innovation 2021-12-3 15:59
[求助] io综合出现违例和警告 - [已解决] ...2 3	郑伟 2021-11-23	2110435	smarthb 2021-12-3 14:43
[求助] 时序setup_skew为什么跟除数的奇偶性有关	851018986 2021-12-1	22267	smarthb 2021-12-3 13:56
[讨论] 异步复位信号有效和同步释放的时间问题	wenfangsibao 2021-10-14	32634	CmosLgh 2021-12-3 09:45
[求助] 关于SEM IP核的使用	scott_zhao 2016-1-13	23095	86164 2021-12-2 21:30
[求助] 关于AXI接口的FIFO的疑问 ...2	rv_1101 2021-12-1	106184	innovation 2021-12-2 18:28
[求助] 求帮助呀~~~整数DCT变换的verilog代码 ...2	zh幸福 2013-5-18	1610719	千里路行者 2021-12-2 11:09
[求助] 关于design compiler的脚本设置中的一些问题请教	王之凡 2021-11-26	32263	王之凡 2021-12-1 21:37
[求助] 职业发展求助	心风绝影 2021-11-26	22626	心风绝影 2021-12-1 17:42
[招聘] 招聘兼职讲师：模拟版图和形式验证方向	wang19871001 2021-12-1	01766	wang19871001 2021-12-1 09:40
[求助] 采集示波器信号进行处理 ...2	Holmes爱嘤嘤 2021-11-25	104750	Holmes爱嘤嘤 2021-12-1 09:18
[求助] SRAM的retention voltage如何确定？	nettlefish123 2021-11-30	12282	coolbear2021 2021-12-1 08:52
[招聘] 招聘老师啦，做USB3.0协议和PLL模拟电路的过来看看呀	wang19871001 2021-11-25	11713	saipolo 2021-11-30 23:12
[招聘] 兼职讲师：形式验证和USB3.0 协议	wang19871001 2021-11-29	12252	wang19871001 2021-11-30 17:14
[求助] 子模块 set_input/output_delay set_min_delay	学习使我快乐 2021-11-24	83093	学习使我快乐 2021-11-30 14:39
[求助] 有大佬做过利用OpenFPGA平台生成FPGA软核吗？ - [悬赏 50 信元资产]	kangliyu 2021-11-30	11898	innovation 2021-11-30 13:22
求MT48LC8M16A2行为级仿真模型	wangee 2009-5-9	23020	jackzhang 2021-11-29 21:20
[求助] FIFO存储器选择	雨中有座沧浪亭 2021-11-29	22434	loglong 2021-11-29 14:18
[求助] 关于带power 和 gnd的单元的综合问题	sharpmental1979 2021-11-25	22640	sharpmental1979 2021-11-27 11:13
[解决] 【菜鸟提问】Verilog头文件没有效果 ...2	踟蹰的天 2021-11-23	156302	踟蹰的天 2021-11-26 23:22
[讨论] 请问Xilinx是否推荐基于Slice内部的专用Multiplexers（F7MUX, F8MUX, F9MUX）实现宽输入的逻辑表达...	innovation 2021-9-17	23300	innovation 2021-11-26 20:06
[求助] 关于Synopsys 的.lib和.db文件的问题	yzx90333 2017-12-12	47396	拾西 2021-11-26 16:19
[求助] 求DS28C36完整版datasheet - [悬赏 500 信元资产]	hustzkl 2021-11-26	02502	hustzkl 2021-11-26 09:01
[求助] 【菜鸟求助】关于SMIC库	2126271775 2021-11-25	02210	2126271775 2021-11-25 22:55
[求助] AXI总线的问题 - [悬赏 10 信元资产]	kangliyu 2021-11-23	95938	aegeus 2021-11-25 19:20
[求助] 求购STM32兼容外设ip	smalltalk 2021-11-23	12181	鸥鸟忘机 2021-11-25 18:02

1 ... 120 121 122 123124125 126 127 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			登录注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31160|排名: 32

快速发帖

浏览过的版块